kombinasyonel devreler herhangi bir hafıza kullanmayın. Bu nedenle, girişin önceki konumu, devrenin mevcut durumu hakkında herhangi bir sonuç içermez. Sıralı devre bellek içermesine rağmen, sonuç olarak çıktı girişe bağlıdır, bu da çıkışın girişe göre değişebileceği anlamına gelir. Bu devrelerin çalışması, önceki devre girişi, CLK, bellek ve çıkış kullanılarak yapılabilir. Bu makale, master-slave flip flop'a genel bir bakışı tartışmaktadır. Ancak bu flip-flop hakkında bilgi sahibi olmadan önce, parmak arası terlik SR flip flop ve JK flip flop gibi.

Master-Slave Flip Flop nedir?

Temel olarak, bu tür bir flip flop seri bağlanarak iki JK FF ile tasarlanabilir. Bu FF'lerden biri, bir FF usta olarak çalışır ve diğer FF bir slave olarak çalışır. Bu FF'lerin bağlantısı şu şekilde yapılabilir, master FF çıkışı slave FF'nin girişlerine bağlanabilir. Burada bağımlı FF'nin çıkışları, ana FF'nin girişlerine bağlanabilir.

Bu tür FF'de, bir invertör ayrıca iki FF'ye ek olarak kullanılır. İnverter bağlantısı, ters CLK darbesinin slave FF'ye bağlanabileceği şekilde yapılabilir. Diğer bir deyişle, bir ana FF için CLK darbesi 0 ise, o zaman CLK darbesi bir bağımlı FF için 1 olacaktır. Benzer şekilde, ana FF için CLK darbesi 1 olduğunda, CLK darbesi bağımlı FF için 0 olacaktır.

master-slave-flip-flop-devresi

Master-Slave FF Çalışması

CLK darbesi yüksek, yani 1'e her gittiğinde, o zaman slave ayrılabilir, J ve K gibi girişler sistemin durumunu değiştirebilir.

Slave FF, CLK darbesi düşük olana kadar ayrılabilir, bu da 0 anlamına gelir. CLK darbesi düşük duruma geri döndüğünde, veri ana FF'den ikincil FF'ye ve son olarak o / p elde edilebilir.

İlk başta, ana FF pozitif bir seviyede tetiklenirken, bağımlı FF negatif bir seviyede tetiklenir. Bu nedenle, ana FF önce yanıt verir.

J = 0 & K = 1 ise, ana FF 'Q' 'nun çıkışı, ikincil FF'nin K girişine gider ve CLK, ikincil FF'yi RST'ye (sıfırlama) zorlar, bu nedenle ikincil FF, ana FF'yi kopyalar.

J = 1 & K = 0 ise, o zaman ana FF 'Q', ikincil FF'nin J girişine gider ve CLK'nın negatif geçişi, ikincil FF'yi ayarlar ve ana kopyayı kopyalar.

J = 1 & K = 1 ise, CLK’nin pozitif geçişi üzerinden geçiş yapar ve bu nedenle bağımlı, CLK’nin negatif geçişi üzerinden geçiş yapar.

Hem J hem de K 0 ise, FF hareketsiz hale getirilebilir ve Q hareketsiz kalır.

Zamanlama Diyagramı

Master'ın hem CLK darbesi hem de o / p değeri yüksek olduğunda, o zaman CLK durumu nedeniyle düşüktür.
Şu anda, Master'ın o / p'si, CLK darbesi bir kez daha yükseke dönerken ve CLK bir kez daha yüksek olana kadar düşük kalırken düşük olur.
Bu nedenle, bir CLK döngüsü için geçiş gerçekleşir.

zamanlama diyagramı-of-a-master-slave-FF

CLK darbesi 1 olduğunda, master ayarlanır, ancak bağımlı değildir, bu nedenle, CLK 1 olarak kalana kadar bağımlı o / p '0' olarak kalır.
CLK düşük olduğunda, slave çalışmaya başlar ve CLK tekrar '0' a dönene kadar '1' kalır.
O / p bir döngü içinde bir kez değişirken tüm prosedür boyunca geçiş yapılır.
Bu, bu flip flop'u eşzamanlı bir aparat haline getirir çünkü yalnızca CLK sinyal zamanlamasıyla veri iletir.

Dolayısıyla, bu tamamen Master-Slave ile ilgili Takla . Yukarıdaki bilgilerden, son olarak, bu FF'nin ana ve bağımlı olmak üzere iki FF ile oluşturulabileceği sonucuna varabiliriz. Bir FF ana devre gibi davrandığında, CLK darbesinin ön kenarı üzerinde etkinleşir. Benzer şekilde, başka bir FF, bağımlı devre gibi davrandığında, CLK darbesinin düşen kenarı üzerinde etkinleşir.